摘 要：射频单元和数字前端链路是信号从射频到基带转换的关键部分。本文中，笔者研究了LTE终端的前端链路的基本工作原理，并给出了一种具有实用价值的设计思路，并利用软件无线电技术针对终端上行链路进行了实现，相较以往的无线通信技术，其具有更高的数据峰值速率和更低的数据延时及更理想的频谱利用率，可显著提高系统性能，降低开发的复杂度。

  LTE分为TDD-LTE（时分双工）和FDD-LTE（频分双工）两种制式，FDD是在无线通信频带上寻找两个对称的频率分别进行数据的发射和接收，发射通道和接收通道之间使用保护频带进行隔离，其资源的分配在时间上是连续的。TDD模式的上/下行通信工作在同一个频段上，其接收信道和发射信道占据一个无线帧的不同时隙，分别用于上/下行数据的传输，为保证与基站之间的协同工作，需要专门的保护时隙来分离上/下行时隙[1]。

  软件无线电作为一种通用、模块化的硬件平台，通过数字逻辑编程的方式实现无线电通信各种功能。LTE系统中的数字下变频技术（DDC）、数字上变频技术（DUC）、多数据率信号处理技术和数字预失真技术（DPD）等都是软件无线电技术的核心，通过这一些技术科获得较高的正交信道一致性，较低的基带信号处理速率，简化硬件平台的设计复杂度，因此软件无线电技术是无线通信系统从模拟走向数字化的一次飞跃[2]。

  本文首先对无线通信收发信机集中常见的结构可以进行介绍，然后重点对射频前端和数字前端设计进行介绍和分析，并对LTE终端数字上行链路的DUC技术进行计算和仿线 前端电路的概念和设计

  在当前实际的软件无线电系统中，经过天线接收到的射频信号还需经过上/下变频处理转化为基带信号后，才能送入基带处理模块做多元化的分析和运算。因此，将天线端到基带处理之前的所有信号信号处理统称为“前端”。在物理分布上，前端是位于天线端或靠近天线的特定射频和数字处理电路，并将数字信号传送到后续处理模块[2]。前端电路主要由模拟前端（AFE）和数字前端（DFE）两部分所组成，其中，模拟前端的功能主要有射频放大、模块滤波、模拟下变频，而数字前端的功能是模数和数模转换、数字滤波、数字下变频、信号速率转换等，数字前端是模拟域和基带处理模块的桥梁和纽带。其基本结构图如图1所示。

  2.信道化，把感兴趣的信道从射频下变频到基带，并滤除信道干扰和尽可能地匹配滤波；

  3.采样速率变换，将信号采样率降低到最小程度，以降低后端的信号处理难度和硬件实现成本。

  LTE终端的系统架构如图2所示，共包含基带单元和射频单元两个大的实体，主要完成收发射单板上数字前端的设计和实现，具体实现的功能如下：

  信号的上下变频及相应的信号调理的实现方式可采用分离器件搭建或集成芯片（如AD9361）。分离器件方案技术指标非常容易满足，调试手段灵活，可定制化程度高（如特殊频段的抗干扰需求）但电路调试难度较集成芯片方案大，可靠性略低；集成芯片方案的开发难度低、周期短，能满足通用的功能验证需求，但无法定制化。

  1.FPGA，负责时钟同步、编码解码、调制解调、数字上/下变频（DUC/DDC）、数字预失真（DPD）、收发信机控制、资源映射等功能；

  5.对于FDD模式采用双工器，负责将上下行两路信号合为一路接入天线，并提供上下行信号的隔离和频段外的抑制，对于TDD模式采用收发开关实现双工；

  本设计发射机采用零中频方案，零中频发射机又称为直接变换发射机，如图5所示，基带信号处理器输出的正交数字基带I/Q信号，随后输出给DAC变换成模拟基带信号，经过低通滤波器滤除镜像信号后再与正交射频本振混频直接转换成射频调试实信号，通过带通滤波器和功率放大器输出[4]发射机电路架构（如图3所示）。该方案具有结构相对比较简单、实现难度低的优点，但是在实现中必须要格外注意I/Q平衡、本振泄露等问题。

  本设计收信机采用数字中频接收机方案，该方案属于超外差接收机和零中频接收的折中方案，具有结构相对比较简单、指标好的优点，但是在实现中必须要格外注意该方案对ADC有采样速度高、分辨率比较高、噪声低、动态范围大等要求。超外差式数字中频接收机采用超外差技术获得模拟中频信号后，然后通过A/D转换得到数字中频信号，再进行正交分解，最后通过低通滤波器获得数字基带I/Q信号。正交解调器所采用的数字化技术在解调过程中实现的是一个单一频谱位置的变化过程，因此数字正交解调器也被称为数字下变频器（DDC）[3]收信机电路架构（如图4所示）。

  由于LTE终端需要有极高的实时性要求，针对每个子帧的解调时间需控制在1ms以内，因此就需要在逻辑设计过程中选择经过严格验证的IP核和高速接口的FPGA器件，以满足高速实时性的要求，其架构（如图5所示）。

  3.DPD：数字预失真，用于提高功放的线.收发控制模块：分时完上下行收发链路模块的控制使能；

  5.基带信号传输链路：使用PCI-E总线完成与外部基带处理单元的数据通信；

  6.AD/DA控制模块：将CPU的控制数据通过专用数据接口完成FPGA、ADC、DAC的控制与匹配；

  7.时钟管理单元，恢复出的同步时钟由于相噪较差，一定要通过频种单元处理后送回时钟管理单元，然后作为系统时钟，供各模块使用[6]。

  数字前端上行链路的主要器件是数字上变频器（DUC），其将基带信号调制成带通信号的过程有必要进行频谱搬移，一般在FPGA内部实现。本设计采样零中频方案，可最大限度的抑制镜像分量干扰，只有必要进行数字滤波器和内插器的设计，3GPP标准规定TDD-LTE单载波20M带宽的基带采样率为30.72Msps，经4倍内插之后变换为122.88Msps，再送入DAC中完成数模转换[3]。典型的TDD-LTE单载波20M带宽信号（如图6所示）：

  基带信号先通过一个通道滤波器进行频谱整形，然后送入两级内插滤波器转换到所需的采样率。通道滤波器主要完成频谱整形的作用，对通道外的信号功率进行抑制，因此边带陡峭和大的阻带衰减是通道滤波器的设计目的，同时对带内信号的通带纹波需要尽可能的小，一般都会采用FIR滤波器实现。内插滤波器的内插引自是2的幂次方[4]，很适合使用半带滤波器完成设计。

  根据3GPP协议的要求，20MHz的单载波信号，其有用带宽为18MHz，因此设计一个低通滤波器，其截至频率fstop=10MHz，通带频率fpass=9MHz，通带纹波=0.05dB，采样速率为30.72MHz，阻带衰减=80dB。根据上述参数，使用Matlab的FDATOOL工具，运用等波纹法完成完成FIR通道滤波器设计[4]，其频域相应（如图8所示）：

  本设计采用半带滤波器完成内插滤波器的设计，半带滤波器也是FIR滤波器的一种变形，由于其冲激响应除了在零点不为零之外，在其他的偶数点全为零，所以能用半带滤波器来实现2被采样率的变换，节约FPGA中一半的DSP运算资源[5]。如图所示，将内插滤波器分为两级，每级完成2倍的内插。第一级半带滤波器通带纹波=0.05dB，通带频率fpass=10MHz，采样率=61.44Msps，第二级半带滤波器的通带纹波=0.05dB，通带频率fpass=10MHz，采样率=122.88Msps[6]。使用Matlab的FDATOOL工具，运用等波纹法完成实际设计。第一级和第二级半带滤波器的频域相应（如图9、图10所示）：

  由以上的仿线MHz的LTE信号经过DUC的通道滤波器后，采样率速率不变；在经过第一级半带滤波器后，信号的采样速率变为61.44Msps，再经过第二级半带滤波器后，信号的采样速率变为输入信号的4倍，同时阻带纹波没有超出指标，整体设计基本满足设计要求。

  本文主要介绍了LTE终端设备的数字前端电路的主要结构，并介绍了一种的LTE终端设备的数字前端电路中的基本功能模块设计思路，同时给出了该方案中数字上行链路的仿真结果，具有一定的理论研究和实际应用意义。

  [2]史治国，洪少华，陈抗生.基于Xilinx FPGA的OFDM通信系统基带设计.浙江大学出版社.

  [4]孙琛.基于FPGA的数字下变频的设计和实现[D].信息系统过程，2010（7）20-21.

  [6]闫涛.软件无线电数字下变频模块研究及FPGA实现[D].合肥工业大学，13-16.

  作者简介：徐恒（1981年-），女，四川航天职业技术学院讲师，大学本科，研究方向：工业工程。